PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-195982

(43)Date of publication of application: 21.07.1999

(51)Int.CI.

H03L 7/087

(21)Application number: 10-012015

(71)Applicant: NEC CORP

(22)Date of filing:

06.01.1998


(72)Inventor: KAWAGUCHI MANABU

(54) PLL CIRCUIT

(57)Abstract:

PROBLEM TO BE SOLVED: To simultaneously provide high-speed lock characteristics and low jitter characteristics without accompanying increase of a circuit scale and terminals by providing first and second comparison means for comparing the frequency/phase difference of oscillation output and reference signals and first and second charge pumps for charging and discharging a time constant based on compared results by the respective comparison means.

SOLUTION: The comparator circuit 10 of this PLL circuit is provided with characteristics without a dead zone and the reference signals Fref and oscillation signals Fout outputted by a VCO for which a frequency is controlled are inputted. The comparator circuit 20 can be the one of the characteristics with the dead zone and signals are inputted from points n01, n02, n03 and n04 inside the circuit of the comparator circuit 10. Control signals Sup1 and Sdown1 outputted by the comparator circuit 10 are supplied to a charge pump 30. On the other hand, the control signals



Sup2 and Sdown2 outputted by the comparator circuit 20 are supplied to the charge pump 40.

LEGAL STATUS

[Date of request for examination]

06.01.1998

[Date of sending the examiner's decision of

05.10.1999

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of 11-17933]

(19)日本国特許庁 (JP)

7/087

(12) 公開特許公報(A)

(11)特許出願公開發号

特開平11-195982

(43)公開日 平成11年(1999)7月21日

(51) Int.CL* H 0 3 L 織別配号

PΙ

HO3L 7/08

P

(21)出願番号

(22)出題日

物顧平10-12015

平成10年(1998) 1月6日

(71)出順人 000004237

日本電気株式会社

東京都港区芝五丁目7卷1号

(72)発明者 川口 学

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 뷒 城之

(54) 【発明の名称】 PLL回路

(57)【要約】

【課題】 大幅に回路規模が増加したり、外部からの制御信号等が供給される端子の増加を伴うことなり、高速ロック特性直つ低ジッタ特性を同時に有するPしし回路を提供する。

【解決手段】 第1の比較手段によって電圧制御発振手段の発振出力と基準信号との周波数/位相差を比較し、第1のチャージボンブは第1の比較手段による比較結果に基づいて時定数を充放電し、第1の比較回路を構成するフリップフロップの出力を増幅するバッファを有した第2の比較手段によって電圧制御発振手段の発振出力と基準信号との周波数/位相差を比較し、第2のチャージボンブは第2の比較手段による比較結果に基づいて時定数を充放電し、これら第2の比較手段は第1の比較手段は位相差一出力電圧特性に不感帯を有する場合に、第1の比較手段に不感帯を解消するための第1の遅延回路を挿入する。



(2)

【特許請求の範囲】

【請求項1】 電圧制御発振手段の発振出力と基準信号 とに基づいて、時定数回路を介して前記電圧制御発振手 段の周波数を副御する帰還回路から構成されるPLL回 蕗であって、

1

前記電圧制御発振手段の発振出力と前記基準信号との周 波数/位相差を比較する第1の比較手段と、

前記第1の比較手段による比較結果に基づいて前記時定 数を充放弯する第1のチャージボンプと、

前記電圧制御発振手段の発振出力と前記基準信号との周 19 器) 5.4 そして分周回路 5.5 から構成される帰還回路で 波敷/位相差を比較する第2の比較手段と、

前記第2の比較手段による比較結果に基づいて前記時定 数を充放電する第2のチャージボンブとを具備すること を特徴とするPLL回路。

【請求項2】 前記第2の比較手段は、

前記第1の比較回路を構成するフリップフロップの出力 を増幅するバッファを有しており、

前記第2の比較手段と前記第2のチャージボンブとは、 前記第1の比較手段と前記第1のチャージボンブの位相 差-出力電圧特性より利得が高いことを特徴とする請求 20 は、チャージポンプ 5 2 からの充放電電流によって生成 項1に記載のPLL回路。

【請求項3】 前記第2の比較手段と前記第2のチャー ジボンプとは位相差ー出力電圧特性に不感帯を有すると とを特徴とする語求項1または請求項2の何れかに記載 のPLL回路。

【請求項4】 前記第1の比較手段は、

不悪帯を解消するための第1の遅延回路を有することを 特徴とする請求項3に記載のPLL回路。

【請求項5】 前記第2の比較季段は、

ることを特徴とする請求項1ないし請求項4の何れかに 記載のPLL回路。

【請求項6】 前記第2の遅延手段は、遅延時間を大き くすることにより、

前記第2の比較手段の前記不感帯の帽が広くなることを 特徴とする請求項5に記載のPLL回路。

【請求項7】 前記第1の比較手段と前記第2の比較手。 段との各々には、

入力された前記電圧制御発振手段の発振出力と前記基準 信号とが供給されることを特徴とする請求項1に記載の 40 PLL回路。

【請求項8】 前記第1の比較手段と前記第1のチャー ジポンプと、前記第2の比較手段と前記第2のチャージ ポンプとは、各々位相差-出力電圧特性に不感帯を有す ることを特徴とする請求項?に記載のPLL回路。

【請求項9】 前記第1の比較手段は、

不感帯を解消するための第3の遅延回路を有することを 特徴とする請求項8に記載のPLL回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】との発明は、・・・PLL回 路に関する。

[0002]

【従来の技術】図5は、従来からのPしL (Phase Lo cked Loop) 回路の一例を示すブロック図である。この 図に示すように一般にPLL回路は、比較回路(位相周) 波敷比較回路) 51ならびにチャージボンプ52. LP F (Low Pass Filter: 低域通過滤波器) 53. VC O(Votage Controled Oscillator:電圧制御発振

【0003】上途の比較回路51は、外部から入力され る墓準信号 Frefと分周回路 5.5 が出力する信号 Fout? との位相および周波数を比較し、これらの差に比例し て、この差を減少させる方向の大きさの制御信号Supお よびSdownを出力する。

【0004】チャージボンプ52は、比較回路51がの 出力する制御信号SupadはびSdownに基づき、LPF5 3を介して制御電圧Vcntの充放電を行う。 LPF53 される制御電圧Vcntの電位変化に対し、直流平均化を 行ろ.

【0005】VCO54は、入力される制御電圧Vcnt に比例した国波数の発振バルスFout1を出力する。分園 回路55はカウンタやディバイダ等から構成され、VC O54が出力する発振パルスFout1の周波数を1/Nに 分周し、信号Fout2を出力する。

【0006】上述のPLL回路は、基準信号FrefとVC Oが出力する発振パルスFourtを1/Nに分割した信号 前記不感帯の帽を調整するための第2の遅延手段を有す 30 Fout2との周波数/位相を比較し、その周波数ねよび位 相の差を小さくする方向に帰還回路動作することによ り、基準信号Frefと周波数・位相同期のとれた信号Fou τ2を得る。そしてVCO54の出力として、入力される 基準信号 Frefと同期がとれ、且つ周波数がN返倍(Fre f×N)された発振パルスFoutiを得ることができる。

> 【0007】図6は、図5に示すPLL回路の同期動作 の位相周波数特性を示す図である。まずPLL回路が動 作を開始した時点態では、VCO54は回路定数で決ま っている自走発振風波数foで発振している。この状態 では、出力である信号Fout2は基準信号Frefに対し、位 相ならびに国波数の何れも大きく異なっている。

【0008】比較回路51は、基準信号Firefと信号Fio ut2を比較し、この差を小さくする方向に制御信号Supま たはSchmを出力する。即ち、基準信号Frefに対して信 号Fourzの位相が遅れている場合や周波数が低い場合に は、PLL回路を構成する帰還回路に対して国波数を高 くする方向の制御信号Supを出力する。逆に、基準信号 Frefに対して信号Fout2の位相が進んでいる場合や周 波数が高い場合には、周波数を低くする制御信号Sidown

50 を出力する。

http://www4.ipdl.ncipi.go.jp/tjcontenttrns.ipdl?N0000=21&N0400=image/gif&N0401=/N...

【0009】とろして、比較回路51が求めた基準信号 Frefと信号Fout1との誤差信号に比例した訓御信号Su pおよびSdownにより、チャージボンプ52とLPF5 3とを介してVCO54の発振周波数が制御される。 【0010】とのVCO54が出力する発振パルスFou

3

tiが、分周回路55を介して比較回路51に帰還され る。このため分層回路55が出力する信号Fout2は、徐 々に基準信号Frefに近くなり、やがて位相ならびに国波 数が等しく安定して発振を続ける状態になる。

【0011】このように位相ならびに周波数の等しい状 19 騰を、同期(がとれている)状態あるいはロック(し た) 状態と言う。そして、PLL回路が動作し始めてか ら同期がとれるまでの動作を「引き込み動作」 "ロッ ク動作"あるいは"同期動作"と呼び、同期がとれるま での時間を「ロック時間"、「ロックアップ時間"ある いは"引き込み時間"と呼ぶ。

【0012】とういったPしし回路は、通信分野や論理 処理分野等に幅広く用いられ、回路動作上の基本クロッ ク信号として使用されているため、より短時間でロック するPLL回路が求められている。

【①①13】そとでPLL回路のロック時間を短くする 例として、比較回路~チャージボンブの利得を大きくす る方法、LPFの利得を大きくする方法、あるいはVC Oの利得を大きくする方法等がある。

【0014】しかしながら従来のPLL回路では、ロッ クアップ特性(引き込み特性)を向上させるために周波 数感度を増大させると、出力信号のジッタ(同期変動) が増大してしまう。

【①①15】一方、出力信号ジッタを減少させるために 園波数感度を低下させると、ロックアップ特性が増大し、30 り、外部からの副御信号等が供給される端子の増加を伴 てしまう。従って、低ジッタ特性且つ高速ロックアップ 特性を持つPLL回路を設計することは困難であった。 [0016]

【発明が解決しようとする課題】現在までに、PLL回 踏の低ジッタ化、引き込み高速化のための工夫は行われ ている。代表的なものとして、PLL回路のループ定数 を最適化し、動特性の利得切り替えを用いた例がある。 図?はこのようなPLL回路の構成例を示すプロック図 であり、実関平1-65527号公報にも示されるもの である。

【①①17】図でに示す例では、複数個の比較回路チャ ージポンプを用いて、ロックアップ時とロック後の定意 時とで、比較回路チャージボンプの出力利得特性を変化 させ、PLL回路の動特性を制御している。

【0018】図でに示す例では、比較回路60が出力す る副御信号Sup. Schmid. 2つのチャージボンブ61 とチャージボンブ62へ入力される。同期判定回路63 が出力する信号Contは、2つのチャージボンプ61、6 2の内、一方のチャージボンプのみをアクティブとし、 図示しないLPFへ出力を選択し切り替える。

【りり19】図8は、比較回路 - チャージボンブの出力 特性(図8(A))と位相周波数特性(図8(b))と を示す図である。なお、この図中のAはチャージボンプ 61の出力特性であり、Bはチャージボンプ62の出力 特性である。

【0020】端子50-1を介して比較回路60に入力さ れる基準信号Frefと、幾子50-2を介して、図示しない VCOあるいは分回回路から入力される信号Foutとの 間の位相誤差の△に対し、チャージボンプ61あるいは 62から電圧C Poutが出力される。即ち位相差す△に 比例し、その差を小さくする大きさを持った電圧CPout が出力される。

【0021】このPLL回路では制御信号Contによっ て、引き込み過程においては位相差す△-出力特性利得 の大きいチャージボンプ61の特性を用い、ロック後は 利得の小さいチャージボンブ62へ切り替える。

【0022】即ち、ロックアップ過程では比較回路-チ ャージポンプの利得を大きくして高速のロック特性を利 用し、ロック後には利得を小さい比較回路ーチャージボ 20 ンプへ切り替え、低ジッタ特性を達成している。

【0023】との制御には端子50-3を介して入力され る。PLL回路がロックアップ過程があるいはロックし たかを判定する同期判定回路63、およびこの判定結果 に基づいて制御される制御信号Cont、または外部から の制御信号が用いられる。

【0024】しかしながら、上述のように利得を切り替 える従来のPLL回路では、入力端子数の増加や回路規 模の増大という問題がある。この発明は、このような背 景の下になされたもので、大幅に回路規模が増加した

うととなく、高速ロック特性且つ低ジッタ特性を同時に 有するPLL回路を提供することを目的としている。 [0025]

【課題を解決するための手段】上述した課題を解決する ために、請求項上に記載の発明にあっては、弯圧制御発 振手段の発振出力と基準信号とに基づいて、時定數回路 を介して前記電圧制御発振手段の周波数を制御する帰還 回路から構成されるPLL回路であって、前記電圧制御 発振手段の発振出力と前記基準信号との周波数/位相差 - を比較する第1の比較手段と、前記第1の比較手段によ る比較結果に基づいて前記時定数を充放電する第1のチ ャージポンプと、前記電圧制御発振手段の発振出力と前 記墓準信号との周波数/位相差を比較する第2の比較手 段と、前記第2の比較手段による比較結果に基づいて前 記時定数を充放電する第2のチャージボンブとを具備す ることを特徴とする。また、請求項2に記載の発明にあ っては、請求項1に記載のPLL回路では、前記第2の 比較手段は、前記第1の比較回路を構成するフリップフ ロップの出力を増幅するバッファを有しており、前記第 50 2の比較手段と前記第2のチャージボンプとは、前記第

(4)

1の比較手段と前記算1のチャージボンフの位相差-出 力電圧特性より利得が高いことを特徴とする。また、請 | 求項3に記載の発明にあっては、請求項1または請求項 2の何れかに記載のPLL回路では、前記第2の比較手 段と前記第2のチャージボンプとは位相差 - 出力電圧特 性に不感帯を有することを特徴とする。また、請求項4 に記載の発明にあっては、請求項3に記載のPLL回路 では、前記第1の比較手段は、不感帯を解消するための 遅延回路を有することを特徴とする。また、請求項5に に記載のPLし回路では、前記第2の比較手段は、前記 不感帯の幅を調整するための遅延手段を有することを特 徴とする。また、請求項6に記載の発明にあっては、請 球項5に記載のPLL回路では、前記第2の遅延手段 は、遅延時間を大きくすることにより、前記第2の比較 手段の前記不感帯の幅が広くなることを特徴とする。ま た、請求項7に記載の発明にあっては、請求項1に記載 のPLL回路では、前記第1の比較手段と前記第2の比 較手段との各々には、入力された前記電圧制御発振手段 の発振出力と前記基準信号とが供給されることを特徴と 20 する。また、請求項8に記載の発明にあっては、請求項 7に記載のPしし回路では、前記第1の比較手段と前記 第1のチャージボンブと 前記第2の比較手段と前記第 2のチャージボンプとは、各々位相差 - 出力電圧特性に 不感帯を有することを特徴とする。また、請求項9に記 載の発明にあっては、請求項8に記載のPLL回路で は、前記第1の比較手段は、不感帯を解消するための第 3の遅延回路を有することを特徴とする。

5

【0026】との発明によれば、第1の比較手段によっ て電圧制御発振手段の発振出力と基準信号との周波数/ 30 は特性Cと特性Dとの和である。 位相差を比較し、第1のチャージボンブは第1の比較手 段による比較結果に基づいて時定数を充放電し、第1の 比較回路を構成するフリップフロップの出力を増幅する バッファを有した第2の比較手段によって電圧制御発振 手段の発振出力と基準信号との周波数/位相差を比較 し、第2のチャージボンブは第2の比較手段による比較 結果に基づいて時定数を充放電し、これら第2の比較手 段と第2のチャージボンブとは、第1の比較手段と第1 のチャージボンブの位相差 - 出力電圧特性より利得が高 く、第2の比較手段と第2のチャージボンブとは位相差 40 - 出力電圧特性に不感帯を有する場合に、第1の比較手 段に不感帯を解消するための第1の遅延回路を挿入す る。また、第2の比較手段に遅延時間を大きくすること によって不感帯の幅を広く調整するための第2の遅延手 段を挿入する。

[0027]

【発明の実施の形態】以下に本発明について説明する。 図1は、本発明の第1の実施の形態にかかるPLL回路 の構成を示す接続図である。なお、本実施の形態が適用 されるPLL回路の帰還回路の機成は従来のものと同様 50 い時は、出力電圧特性の利得が大きいので、高速なロッ

であるため、図示ならびに詳細な説明は省略する。 【0028】図1において10ならびに20は比較回路 である。この比較回路10はデッドゾーン(不感帯)の ない特性を有しており、基準信号Frefと周波数が制御さ れるVCO(図示省略)が出力する発振信号Foutとが 入力される。

【0029】とれる比較回路10ならびに20は、例え はUSP-4281259や!EEE reference Vol CE-27、No.3、1981、8月第220頁-第2 記載の発明にあっては請求項1ないし請求項4の何れか 10 26頁等にも示されるように、論理ゲートやFF(フリ ップフロップ)等を用いた一般的な回路であるので、詳 細な説明は省略する。なお比較回路10が有する11 は、インバータ(反転素子)により構成された遅延回路 であり、上述のデッドゾーンを解消する。

> 【① 030】比較回路20はデッドゾーンのある特性の ものであってもよく、図1に示すように比較回路10の 回路内における点 n G1、 n G2、 n G3および n G4から信号 が入力される.

【0031】比較回路10が出力する制御信号Suptと Sdovn1とは、チャージポンプ30に供給される。-方、比較回路20が出力する制御信号SupzとSdxxn2と は、チャージポンプ40に供給される。

【0032】図2は、図1に示す比較回路=チャージボ ンプの、基準信号Frefと被比較信号である発振信号Fou 間の位祖誤差◆△に対する、出力電圧の特性を示す特性 図である。

【0033】図中のCは、比較回路10とチャージボン プ3 ()との接続に対する特性であり、Dは比較回路2 () とチャージボンブ40との接続に対する特性、そしてE

【0034】図1に示す構成では、上述のように比較回 路20はデッドゾーンを有している。そこでデッドゾー ンのない比較回路10の位相誤差を△-出力特性は、比 較回路20の特性に比べて、その利得を低く設定する。 【0035】入力された基準信号Frefと発振信号Fout とは比較回路 1 ()に供給され、これら基準信号 Frefと 発振信号 Foutとに基づく信号が並列して比較回路 2.0 に供給される。この結果、図2に示す特性Eのように、 チャージボンプ30の出力とチャージボンプ40の出力 との和である電圧CPoutが出力される。

【10036】以下に、本実施の形態の動作について説明 する。入力される基準信号 Firefと発振信号 Four との間 の位相差がデッドゾーンを越えて大きい時は、比較回路 10の特性と比較回路20の特性との和である利得の大 きい電圧が出力される。一方、2つの入力信号の位相差 がデッドゾーンの幅の内側である時は、比較回路 100 特性で決定される、利得の小さい常圧が出力される。

【()()37】即ちPLL回路のロックアップ過程におい て、2つの入方信号FirefとFoutとの間の位相差が大き

ク特性となる。そして位相差が小さくなってきた状態、およびロックした状態では、位相差出力電圧特性に利得が小さいので、微少な位相周波数特性の制御となり、低ジッタ(低ノイズ出力)特性となる。

【①①38】図3は、本発明の第2の実施の形態かかる PLL回路の構成を示す接続図である。なお本実施の形態においても、適用されるPLL回路の帰還回路の構成 は従来のものと同様であるため、図示ならびに詳細な説明は省略する。また、図3において図1に示す各部と対応する部分には同一の符号を付し、その説明は省略する。

【0039】図3に示す比較回路20aには、デッドゾーンの幅を調整するための遅延回路21a、21b、22aならびに22bが挿入されている。これら遅延回路21a、21b、22aならびに22bの遅延時間を大きくすることにより、デッドゾーンの幅を大きくすることができる。

【①①40】即ち本実施の形態では、入力低シッタ特性の領域を制御することが可能である。位相誤差-出力特性については、例えば図2に示したようなデッドゾーン 20の帽が設定可変となる他は、利得等は同等である。また詳細な動作は、図1ならびに図2に示すものと同じである。

【①①41】図4は、本発明の第3の実施の形態かかる PLL回路の構成を示す接続図である。なお本実施の形態においても、適用されるPLL回路の帰還回路の構成 は従来のものと同様であるため、図示ならびに詳細な説明は省略する。また、図4においても図1あるいは図3 に示す各部と対応する部分には同一の符号を付し、その説明は省略する。

【0042】図4において10aは比較回路であり、比較回路10と同様に構成されていない。ただし、比較回路10とは遅延回路11を有していない。本実施の形態では、比較回路10と比較回路10aとには同一の基準信号Frefが供給される。また発振信号Foutも、比較回路10と比較回路10aとに供給される。本実施の形態の詳細な動作についても、図1ないし図3に示すものと同じであるが、回路規模の増大は大きくないことがわかる。

[0043]

【発明の効果】以上説明したように、この発明によれば、第1の比較手段によって電圧制御発振手段の発振出力と基準信号との周波数/位相差を比較し、第1のチャージボンブは第1の比較手段による比較結果に基づいて時定数を充放電し、第1の比較回路を構成するフリップフロップの出力を増幅するバッファを有した第2の比較手段によって電圧制御発振手段の発振出力と基準信号との周波数/位相差を比較し、第2のチャージボンブは第2の比較手段による比較結果に基づいて時定数を充放電

し、これら第2の比較手段と第2のチャージボンブとは、第1の比較手段と第1のチャージボンブの位相差ー出力電圧特性より利得が高く、第2の比較手段と第2のチャージボンブとは位相差ー出力電圧特性に不感帯を有する場合に、第1の比較手段に不感帯を解消するための第1の遅延回路を挿入する。また、第2の比較手段に遅延時間を大きくすることによって不感帯の幅を広く調整するための第2の遅延手段を挿入するので、大幅に回路規模が増加したり、外部からの制御信号等が供給される19 場子の増加を伴うことなく、高速ロック特性且つ低ジッタ特性を同時に有するPしし回路が実現可能であるという効果が得られる。

【図面の簡単な説明】

【図1】 本発明の第1の実施の形態にかかるPLL回 路の構成を示す接続図である。

【図2】 図1に示す比較回路 - チャージボンブの特性を示す特性図である。

【図3】 本発明の第2の実施の形態かかるPLL回路 の構成を示す接続図である。

20 【図4】 本発明の第3の実施の形態がかるPLL回路 の構成を示す接続図である。

【図5】 従来からのPLL回路の一例を示すプロック 図である。

【図6】 図5に示すPしし回路の同期動作の位相周波数特性を示す図である。

【図7】 ループ定数を最適化し、動特性の利得切り替えを用いたPLL回路の構成例を示すプロック図である。


【図8】 比較回路 - チャージボンブの出力特性と位相 30 周波数特性とを示す図である。

【符号の説明】


- 10 比較回路
- 10a 比較回路
- 11 遅延回路
- 20 比較回路
- 20a 比較回路
- 21a、21b 遅延回路
- 22a、22b 遅延回路
- 30 チャージボンプ
- 45 4.0 チャージボンブ
 - 50-1~50-3 端子
 - 51 比較回路
 - 52 チャージポンプ
 - 53 LPF
 - 54 VCO
 - 55 分周回路
 - 60 比較回路
 - 61 チャージボンブ
 - 62 チャージボンプ

(7)

特闘平11-195982





(8) 特闘平11-195982



(9)


特闘平11-195982





(10)

特闘平11-195982



特闘平11-195982 (11)



